• 转到主导航栏
  • 转到内容
  • 转到底部
XUPTArch XUPTArch
  • 课程
  • 开源项目
  • 比赛&项目
  • 公告
  • 博客
  • GitHub
    • 关于
      • XUPTArch
      • 关于我们
    • 课程讲义
      • F 级 - 工具链
      • E 级 - 软件系统
      • D 级 - 模拟器
      • C 级 - 流水线
      • B 级 - 双发射
      • A 级 - 乱序 SoC
    • 项目启动
      • 一生一芯
      • 龙芯杯
    • 联系
      • 联系我们
      • 加入我们

    第 17 章:性能调优

    目录

    • 学习目标
    • 17.1 性能指标
    • 17.2 性能瓶颈
    • 下一步

    学习目标

    • 分析多核性能
    • 优化负载均衡
    • 提升可扩展性

    17.1 性能指标

    加速比 = 单核时间 / 多核时间
    效率 = 加速比 / 核心数
    

    理想:2 核加速比 = 2

    17.2 性能瓶颈

    • 同步开销
    • Cache 一致性流量
    • 负载不均衡

    思考:如何达到线性加速?

    下一步

    综合项目:双核乱序处理器

    更新时间: 2026 年 3 月 6 日

    上一页 下一页

    西安邮电大学(XUPT)硬件协会计算机体系结构小组致力于培养学生的处理器设计能力。我们通过系统化的课程体系,从工具链使用到乱序处理器设计,帮助学生掌握完整的处理器开发流程。小组成员积极参与一生一芯、龙芯杯等国内顶尖竞赛,在实践中提升技术水平,为中国芯片事业培养后备人才。

    关于我们 · 联系我们 · 加入我们 · RSS 订阅 · 本站仓库
    • 关注:
    • 关于我们
    • 联系我们
    • 加入我们
    • RSS 订阅
    • 本站仓库
    • Feed
    © 2026 XUPTArch. 技术来自于 Jekyll & Minimal Mistakes.