第 2 章：时序逻辑

学习目标

• 理解时序逻辑
• 掌握触发器
• 学习时钟信号

2.1 思考：如何存储数据？

组合逻辑没有记忆，时序逻辑有！

2.2 D 触发器

always @(posedge clk) begin
    q <= d;
end

下一步

第 3 章：状态机设计