项目简介

“一生一芯”计划是中国科学院大学（UCAS）于 2019 年 8 月发起的大规模公益性处理器芯片设计人才培养项目，由中国科学院大学计算机科学与技术学院联合中国科学院计算技术研究所共同推动。

核心理念：让学生能够设计自己的处理器芯片并带着它毕业，解决我国计算机底层软硬件研发人才，特别是处理器芯片设计人才匮乏的问题。

项目特色

  • 全年开放报名：取消按期招生机制，随到随学
  • 全流程培养：从代码设计、程序运行到流片版图生成
  • 免费流片支持：为符合条件的在校生提供免费流片机会
  • 敏捷开发方法：采用开源处理器芯片为切入点
  • 科教融合：CS 与 EE 专业课程贯通式设计

项目规模

截至目前，”一生一芯”计划已：

  • 吸引超过 12,550 名参与者
  • 覆盖国内外 1,000+ 所高校
  • 持续滚动式培养学员

技术要求

  • 掌握 Verilog 或 Chisel 硬件描述语言
  • 理解处理器架构（建议完成 C 级课程）
  • 熟悉 RISC-V 指令集
  • 具备调试和验证能力
  • 了解敏捷开发方法

学习内容

  1. 处理器设计：使用 Chisel/Verilog 设计 RISC-V 处理器核心
  2. 功能验证：完成指令集测试和功能验证
  3. 性能优化：进行性能测试和优化
  4. 流片实践：将设计转换为版图并完成流片
  5. 系统集成：在真实芯片上运行操作系统

参与方式

  1. 访问一生一芯官网了解详情
  2. 完成 XUPTArch C 级或以上课程
  3. 全年任意时间在线报名
  4. 按照官方教学流程学习
  5. 完成设计并申请流片支持

相关资源

项目优势

  • 降低门槛：提供完整教学流程和工具链
  • 真实流片：有机会将设计变成真实芯片
  • 产学研融合：理论与实践并重
  • 开源生态：融入 RISC-V 开源社区

参考资料

Sources:

更新时间: